Physical Implementation 엔지니어로서 합성(Synthesis), SDC 검증 및 정제(GCA), 등가성 검증(Equivalence Check), DFT(BIST/BIRA/SCAN) 설계 및 검증, UPF 기반 저전력 설계, 정적 타이밍 분석(STA) 및 타이밍 클로저 업무를 수행합니다.
RTL Synthesis flow 구축 및 최적화
Synthesis 방법론 개발 및 표준화
Static Timing Analysis(PrimeTime) 및 Timing Closure 방법론 개발
Floorplan 초기 단계 지원
Front-end to Back-end Handoff 프로세스 최적화
Advanced Node 특화 설계 기법 개발
PDK 평가 및 관리
설계 자동화 플랫폼 개발
관련 경력 5년 이상 15년 이하
국내외 이공계 학사 이상 학위 보유
Synthesis Tool(Design Compiler, Fusion Compiler, Innovus) 및 STA Tool(PrimeTime) 활용 역량
Low Power Design(Multi-voltage, Power Gating, UPF, SAIF 등) 역량
PnR Tool(ICC2, Innovus) 기본 기능에 대한 이해
Formal Verification Tool(Formality, VC-Static) 사용 경험
Timing 분석 방법론에 대한 이해
삼성 파운드리 공정 경험
Scripting 역량(Shell, Tcl, Python, Perl 등)
관련 경력 10년 내외
설계 자동화 개발 경험
Design Methodology 개발 경험
Big Die Implementation 경험
GlobalFoundries 공정 경험
CPU/GPU/NPU 등 고성능 IP 개발 경험
EDA Tool 평가 경험
버전 관리 시스템(Git, Perforce, CVS, ClearCase 등) 사용 경험
영어 커뮤니케이션 가능
|
STEP 01
📄 서류전형
|
› |
STEP 02
💬 인터뷰 전형
|
› |
STEP 03
🤝 처우협의
|
› |
STEP 04
✓ 최종합격
|
※ 전형 절차는 포지션 및 상황에 따라 일부 변경될 수 있습니다.
제출하신 채용서류는 채용 목적 외의 용도로 사용하지 않습니다. 「채용절차의 공정화에 관한 법률」 제 11조에 따라 아래와 같이 채용서류의 반환을 청구하실 수 있습니다.
반환 청구 기간이 경과한 채용서류는 관련 법령에 따라 별도의 보존 의무가 있는 경우를 제외하고 「개인정보 보호법」에 따라 지체 없이 파기합니다.